Jawaban:

Timing diagram pada IC 74LS164 yang menggunakan shift register dapat ditunjukkan sebagai berikut:

[IMAGE]

Dalam diagram tersebut, sinyal clock (CLK) berfungsi untuk memberikan pulsa-pulsa tegangan yang digunakan untuk mengaktifkan shift register. Pada setiap pulsa sinyal clock, isi dari shift register akan digeser satu bit ke kanan atau ke kiri tergantung dari arah yang ditentukan oleh sinyal shift (SHIFT).

Sinyal data (DATA) digunakan untuk mengirimkan data yang akan dimasukkan ke dalam shift register. Pada setiap pulsa sinyal clock, data yang dikirimkan oleh sinyal DATA akan dimasukkan ke dalam shift register pada bit yang sesuai dengan arah yang ditentukan oleh sinyal SHIFT.

Sinyal clear (CLR) digunakan untuk membersihkan isi dari shift register. Pada saat sinyal CLR diberikan tegangan tinggi, maka semua bit dalam shift register akan direset menjadi nol.

Sinyal parallel load (PL) digunakan untuk memasukkan data secara paralel ke dalam shift register. Pada saat sinyal PL diberikan tegangan tinggi, maka data yang dikirimkan oleh sinyal DATA akan dimasukkan ke dalam shift register pada bit yang sesuai secara bersamaan.

Sinyal output enable (OE) digunakan untuk mengaktifkan atau menonaktifkan sinyal output (Q). Pada saat sinyal OE diberikan tegangan tinggi, maka sinyal Q akan mengeluarkan data yang ada dalam shift register. Pada saat sinyal OE diberikan tegangan rendah, maka sinyal Q tidak akan mengeluarkan data apapun.